PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-195974

(43)Date of publication of application: 14.07.2000

(51)Int.CI.

H01L 21/8247 H01L 29/788 H01L 29/792 H01L 27/115

(21)Application number: 10-371637

(71)Applicant:

SONY CORP

(22)Date of filing:

25.12.1998


(72)Inventor:


NISHIBASHI KAZUYOSHI

(54) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a nonvolatile semiconductor storage device and a manufacture thereof, that has an improved charge holding property in charge storage layers, which store data such as a floating gate, etc. SOLUTION: There are provided a semiconductor substrate 10, having a channel formation region, a first charge storage layer 30a formed at least on top of the channel formation region, a control gate 31a formed of top of the first charge storage layer, a second charge storage layer 32a formed on the semiconductor substrate at least at the position opposed to the side surface of the first charge storage layer while being insulated from the first charge storage layer, and source/drain regions 11, 12 formed in connection with a channel forming region in the semiconductor substrate at both side parts of the control gate.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C), 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特第2000-195974

(P2000-195974A)

(43)公開日 平成12年7月14日(2000.7.14)

(51) int.Cl. ¹		體別記号	FΙ			ゲーヤコート"(参考)
H01L	21/8247		H01L	29/78	871	5 F O O 1
	29/788			27/10	434	5F083
	29/792					
	27/115					

審査請求 未請求 請求項の数11 OL (全 10 頁)

(21)出職者号

特爾平10-371637

(22)出歐日

平成10年12月25日(1998.12,25)

(71) 出版人 000002185

ソニー株式会社

東京都島川区北島川6丁目7街35号

(72) 発明者 西橋 一嘉

長崎県隊早市洋久珠町1883番43 ソニー長

纯株式会社内

(74)代強人 100094053

弁理士 佐藤 陸久


最終質に続く


(54) [発明の名称] 半導体不揮発性記憶装置およびその製造方法

(57)【要約】

【課題】フローティングゲートなどのデータを記憶する 電荷替積層中に電荷を保持する能力を高められた半導体 不視発性記憶装置とその製造方法を提供する。

【解決手段】チャネル形成領域を有する半導体基板10 と、少なくともチャネル形成領域の上層に形成された第 1電荷蓄積層30aと、第1電荷蓄積層の上層に形成された第 れたコントロールゲート31aと、少なくとも第1電荷 蓄積層の側面と対向する位置に、第1電荷蓄積層と絶縁 して、半導体基板上に形成された第2電荷蓄積層32a と、コントロールゲートの両側部における半導体基板中 においてチャネル形成領域に接続して形成されたソース ・ドレイン領域(11、12)とを有する構成とする。





(2) 000-195974 (P2000-195974A)

1

【特許請求の範囲】

【請求項1】チャネル形成領域を有する半導体基板と、 少なくとも前記チャネル形成領域の上層に形成された第 1 電荷蓄積層と、

前記第1電荷蓄積層の上層に形成されたコントロールゲ ートと、

少なくとも前記第1電荷蓄積層の傾面と対向する位置 に、前記第1電荷蓄積層と絶縁して、前記半導体基板上 に形成された第2電荷蓄積層と、

前記コントロールゲートの両側部における前記半導体基 10 板中において前記チャネル形成領域に接続して形成され たソース・ドレイン領域とを有する半導体不揮発性記憶 装置。

【請求項2】前記第2電荷蓄積層が、絶縁膜に被覆され た導電層により形成されている請求項1記載の半導体不 揮発性記憶裝置。

【請求項3】前記第1電荷蓄積層が、絶縁膜に被覆され た導電層により形成されているフローティングゲートで ある請求項1記載の半導体不揮発性記憶装置。

【請求項4】前記第2電荷蓄積層が、少なくとも前記第 20 1電荷蓄積層の外周部に形成されている請求項1記載の 半導体不揮発性記憶裝置。

【請求項5】前記第2電荷蓄積層が、前記第1電荷蓄積 層と前記コントロールゲートの積層体の外周部に形成さ れている請求項4記載の半導体不揮発性記憶設置。

【請求項6】前記コントロールゲートおよび前記ソース ・ドレイン領域を含む前記半導体基板に所定の配位が与 えられることにより、前記第1電荷芸積層および前記第 2電荷蓄積層に電荷が注入され、あるいは、前配第1電 荷蕃積層および前記第2電荷蓄積層から電荷が放出され 30 る請求項1記載の半導体不揮発性記憶装置。

【調求項7】チャネル形成領域を有する半導体基板上に 第1電荷貨積層を形成する工程と、

前記第1電荷蓄積層の上層にコントロールゲートを形成 する工程と、

少なくとも演記第1電荷蓄積層の側面と対向する位置 に、前配第1電荷蓄積層と絶縁して、前配半導体基板上 に第2軍荷蕃積層を形成する工程と、

前記コントロールゲートの両側部における前記半導体基 板中において前記チャネル形成領域に接続するソース・ 40 る、 ドレイン領域を形成する工程とを有する半導体不揮発性 記憶装置の製造方法。

【請求項8】前記第1電荷書積層を形成する工程が、 前記半導体基板のチャネル形成領域の上層に第1トンネ ル絶縁膜を形成する工程と、

前記第1トンネル絶稜膜の上層にフローティングゲート を形成する工程と、

前記フローティングゲートの上層に第1中間絶縁膜を形 成する工程とを含む請求項7記載の半導体不揮発性記憶 装置の製造方法。

【請求項9】前記第2電荷薔積層を形成する工程が、 少なくとも前記第1電荷蓄積層の側面上に第2中間絶縁 膜を形成する工程と、

前記第1電荷茶積層の側部における前記半導体基板の上 層に第2トンネル絶縁膜を形成する工程と、

前記第2中間絶縁膜および前記第2トンネル絶縁膜を介 して、少なくとも前記第1電荷蓄積層の関面と対向する 位置に、導電層を形成する工程とを含む請求項7記載の 半導体不揮発性配憶装置の製造方法。

【請求項10】前記第2中間絶縁膜および前記第2トン ネル絶縁膜を介して、少なくとも前記第1年荷芸積層の 関面と対向する位置に、導電層を形成する工程が、

前記第2中間絶縁膜および前記第2トンネル絶縁膜の上 層に全面に導電層を形成する工程と、

前記第1電荷蓄積層の側面と対向する位置の前記導電層 を残して、前記簿電層を除去する工程とを含む諸求項9 記載の半導体不揮発性記憶装置の製造方法。

【請求項11】前記第2電荷蓄積層を形成する工程にお いては、

前記第1電荷蓄積層と前記コントロールゲートの積層体 の外周部であって、前記第1電荷審積層と前記コントロ ールゲートの側面と対向する位置において、前記半導体 基板上に第2電荷基積層を形成する請求項7記載の半導 体不押発性記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体不揮発性記 **| (技麗およびその製造方法に関し、特にトランジスタの** ゲート電極とチャネル形成領域の間に電荷蓄積層を有す る半導体不揮発性記憶装置およびその製造方法に関す る.

[0002]

【従来の技術】フロッピー (登録商標) ディスクなどの 磁気記憶装置に代わり、電気的に書き換え可能な半導体 不揮発性記憶装置(EEPROM: Blectrically Erasa ble and Programmable ROM) が使われ始めている。EE PROMとしては、フローティングゲート型、MNOS 型あるいはMONOS型、TEXTURED POLY 型など、様々な特徴を有する構造のものが開発されてい

【0003】EEPROMの1つであるフローティング ゲート型の半導体不卸発性記憶装置の一例の断面図を図 6に示す。例えばLOCOS法などにより形成した業子 分離絶縁膜(不図示)により分離された半導体基板10 の活性領域上に、例えば薄膜の酸化シリコンからなるト ンネル絶縁膜(ゲート絶縁膜)20が形成されており、 その上層に例えばポリシリコンからなるフローティング ゲート30aが形成されており、さらにその上層に例え ばONO膜(酸化膜-塑化膜-酸化膜の積層絶縁膜)か

50 らなる中間絶縁膜21 aが形成されている。中間絶縁膜

(i3) 000-195974 (P2000-195974A)

3

21aの上間には、例えばボリシリコンからなるコントロールゲート31aが形成されている。また、コントロールゲート31aの両側部の半導体基板10中にはソース拡散層11およびドレイン拡散層12が形成されている。さらに、これらを被覆して、酸化シリコンなどの層間絶縁膜24が形成されている。これによりコントロールゲート31aと半導体基板10中のチャネル形成領域の間に、絶縁膜に被覆されたフローティングゲート30aを有する電界効果トランジスタを構成する。

【0004】上記の構造を有するフローティングゲート 10型の半導体不揮発性記憶装置においては、フローティングゲート30aは膜中に電荷を保持する機能を持ち、トンネル絶縁膜20および中間絶縁膜21aなどの絶縁膜は電荷をフローティングゲート30a中に閉じ込める役割を持つ。コントロールゲート31a、半導体基板10あるいはソース拡散層11およびドレイン拡散層12を含む半導体基板10などに適当な電圧を印加すると、ファウラー・ノルドハイム型トンネル電流が生じ、トンネル絶縁膜20を通して半導体基板10からフローティングゲート30aへ電荷が注入され、あるいはフローティングゲート30aから半導体基板10へ電荷が放出される。

(0005)上記のようにフローティングゲート30a中に電荷が蓄積されると、この蓄積電荷による電界が発生するため、トランジスタの関値電圧が変化する。この変化によりデータの記憶が可能となる。例えば、フローティングゲート30a中に電子を蓄積することでデータの消去を行い、また、フローティングゲート30a中に蓄積した電子を放出することでデータを書き込みすることができる。

[0006]

【発明が解決しようとする課題】しかしながら、上記の 構造の半導体不揮発性記憶裝置において、フローティン グゲート中に蓄積された電荷(電子)は、ある確率でフ ローティングゲートを被覆している絶縁膜を介して、外 部へ抜け出てしまう。この電荷の抜け出しの確率は、電 荷を注入された状態で高温になるほど高くなる。これ は、電荷が熱エネルギーを持つことにより、絶縁膜のエ ネルギー酸酸を飛び越えやすくなるためである。上記の 現象は、データを記憶するのに最低限必要な電荷量より も十分に多い量の電荷が注入されている場合には既在化 しないが、最低限必要な電荷量程度である場合には、電 荷の保持不良として検出されてしまう。特に、フローテ ィングゲートを披覆している絶縁膜に欠陥などがあっ て、フローティングゲート中に電荷を閉じ込める能力が、 劣る場合には、急激に電荷が抜け出てしまい、データの 記憶ができなくなってしまう。上記のように、従来の半 導体不揮発性記憶装置に対して、フローティングゲート などの取荷芸穂層中に電荷を保持する能力を高めること が求められていた。

【0007】本発明は上記の問題点を鑑みてなされたものであり、従って、本発明は、フローティングゲートなどのデータを記憶する電荷蓄積層中に電荷を保持する能力を高められた半導体不揮発性記憶装置およびその製造方法を提供することを目的とする。

[8000]

【課題を解決するための手段】上記の目的を達成するため、本発明の半導体不揮発性記憶装置は、チャネル形成領域を有する半導体基板と、少なくとも前記チャネル形成領域の上層に形成された第1電荷審積層と、前記第1電荷審積層の上層に形成されたコントロールゲートと、少なくとも前記第1電荷審積層の側面と対向する位置に、前記第1電荷審積層と絶縁して、前記半導体基板上に形成された第2電荷審積層と、前記コントロールゲートの両側部における前記半導体基板中において前記チャネル形成領域に接続して形成されたソース・ドレイン領域とを有する。

【0009】上記の本発明の半導体不揮発性記憶装置は、コントロールゲートと半導体基板中のチャネル形成領域の間に、第1電荷蓄積層を有する電界効果トランジスタを構成する。コントロールゲート、半導体基板あるいはソース・ドレイン領域などに適当な電圧を印加すると、ファウラー・ノルドハイム型トンネル電流が生じ、第1電荷蓄積層へ電荷が注入され、あるいは第1電荷蓄積層から半導体基板へ電荷が放出される。このように第1電荷蓄積層中に電荷が蓄積されると、この蓄積電荷による電界が発生するため、トランジスタの関値電圧が変化する。この変化によりデータの記憶が可能となる。

【0010】上記の半導体不揮発性記憶装置において 30 は、さらに第1電荷蓄積層の側面と対向する位置に、第 1電荷蓄積層と絶縁して、半導体基板上に第2電荷蓄積 層が形成されている。第2電荷蓄積層においても、第1 電荷蓄積層と同様に、電荷の注入あるいは放出がなされ る。第1電荷蓄積層中と第2電荷蓄積層中に同時に電荷 (電子)を保持するとき、第1電荷蓄積層中の電荷と第 2電荷蓄積層中の電荷がクーロン力により反発しあうの で、第1電荷蓄積層中において電荷はより第2電荷蓄積 層から遠い側である内部へと移動してくる。このため、 電荷に熱エネルギーを与えても電荷の拡散が抑えられ、 40 第1電荷蓄積層中に電荷を保持する能力が高められる。 【0011】上記の本発明の半導体不揮発性記憶装置 は、好適には、前記第2電荷蓄積層が、絶縁限に披覆さ

【0011】上記の本発明の半導体不揮発性記憶装置は、好適には、前記第2電荷蓄積層が、絶縁膜に被覆された導電層により形成されている。これにより、導電層中に電荷を保持し、絶縁膜により電荷を導電層中に閉じ込め、電荷を蓄積することが可能となる。

【0012】上記の本発明の半導体不揮発性記憶装置 は、好適には、前記第1電荷書積層が、絶縁膜に被覆された等電層により形成されているフローティングゲートである。これにより、フローティングゲートが膜中に電 50 荷を保持する機能を持ち、フローティングゲートを被覆 (4) 000-195974 (P2000-195974A)

5

する絶様膜が電荷をソローティングゲート中に閉じ込める役割を持つ、フローティングゲート型の半導体不揮発 性記憶装置とすることができる。

【0013】上記の本発明の半導体不揮発性記憶装置は、好速には、前記第2電荷蓄積層が、少なくとも前記第1電荷蓄積層の外周部に形成されており、さらに好達には、前記第2電荷蓄積層が、前記第1電荷蓄積層と前記コントロールゲートの積層体の外周部に形成されている。第1電荷蓄積層の外周部から電荷が抜け出ることを抑制する。

【0014】上記の本発明の半導体不揮発性記憶装置は、好適には、前記コントロールゲートおよび前記ソース・ドレイン領域を含む前記半導体基板に所定の電位が与えられることにより、前記第1電荷蓄積層および前記第2電荷蓄積層に電荷が注入され、あるいは、前記第1電荷蓄積層および前記第2電荷蓄積層から電荷が放出される。コントロールゲートおよび半導体基板の電位を制御することで電荷の注入および放出を制御することが可能である。

【0015】さらに、上記の目的を達成するため、本発 20 明の半導体不揮発性記憶装置の製造方法は、チャネル形成領域を有する半導体基板上に第1電荷蓄積層を形成する工程と、前記第1電荷蓄積層の上層にコントロールゲートを形成する工程と、少なくとも前記第1電荷蓄積層の側面と対向する位置に、前記第1電荷蓄積層と絶縁して、前記半導体基板上に第2電荷蓄積層を形成する工程と、前記コントロールゲートの両側部における前記半導体基板中において前記チャネル形成領域に接続するソース・ドレイン領域を形成する工程とを有する。

【0016】上記の本発明の半導体不揮発性記憶装置の 30 製造方法は、チャネル形成領域を有する半導体基板上に 第1電荷蓄積層を形成し、第1電荷蓄積層の上層にコントロールゲートを形成する。次に、少なくとも第1電荷 蓄積層の関面と対向する位置に、第1電荷蓄積層と絶縁 して、半導体基板上に第2電荷蓄積層を形成する。次 に、コントロールゲートの両側部における半導体基板中 においてチャネル形成領域に接続するソース・ドレイン 領域を形成する。

【0017】上記の本発明の半導体不揮発性記憶装置の 製造方法によれば、コントロールゲートと半導体基板中 40 のチャネル形成領域の間に、第1電荷蓄積層を有する電 界効果トランジスタを形成することができる。第1電荷 蓄積層中に電荷が蓄積されると、この蓄積電荷による電 界が発生するため、トランジスタの関値電圧が変化し、 この変化によりデータの記憶ができる。さらに、少なく とも第1電荷蓄積層の関面と対向する位置に、第1電荷 蓄積層と絶縁して、半導体基板上に第2電荷蓄積層を形成することから、第1電荷蓄積層中と第2電荷蓄積層中 に同時に電荷(電子)を保持するとき、第1電荷蓄積層中 中の電荷と第2電荷蓄積層中の電荷がクーロン力により 50 反発しあうので、第1電荷審積層中において電荷はより 第2電荷蓄積層から遠い側である内部へと移動してく る。このため、電荷に熱エネルギーを与えても電荷の拡 散が抑えられ、第1電荷蓄積層中に電荷を保持する能力 を高めることができる。

【0018】上記の本発明の半導体不揮発性記憶装置の 製造方法は、好適には、前記第1電荷蓄積層を形成する 工程が、前記半導体基板のチャネル形成領域の上層に第 1トンネル絶縁膜を形成する工程と、前記第1トンネル 10 絶縁膜の上層にフローティングゲートを形成する工程 と、前記フローティングゲートの上層に第1中間絶縁膜 を形成する工程とを含む。これにより、フローティング ゲートが膜中に電荷を保持する機能を持ち、フローティ ングゲートを被覆する絶縁膜が電荷をフローティングゲ ート中に閉じ込める役割を持つ、フローティングゲート 型の半導体不揮発性記憶装置を製造することができる。 【0019】上記の本発明の半導体不揮発性記憶装置の 製造方法は、好適には、前配第2電荷蓄積層を形成する 工程が、少なくとも前記第1電荷蓄積層の側面上に第2 中間絶縁膜を形成する工程と、前記第1電荷蓄積層の側 部における前記半導体基板の上層に第2トンネル絶縁膜 を形成する工程と、前記第2中間絶縁膜および前記第2 トンネル絶縁膜を介して、少なくとも前記第1室荷蓄積 層の関面と対向する位置に、導電層を形成する工程とを 含む。これにより、導電膜中に電荷を保持し、第2中間 絶縁膜、第2トンネル絶縁膜などの絶縁膜により電荷を 閉じ込めて電荷を蓄積する第2電荷蓄積層を形成するこ とができる。

【0020】上記の本発明の半導体不揮発性記憶装置の 製造方法は、好適には、前記第2中間絶縁膜および前記 第2トンネル絶縁膜を介して、少なくとも前記第1電荷 蓄積層の側面と対向する位置に、導電層を形成する工程 が、前記第2中間絶縁膜および前記第2トンネル絶縁膜 の上層に全面に導電層を形成する工程と、前記第1電荷 蓄積層の側面と対向する位置の前記導電層を残して、前 記導電層を除去する工程とを含む。これにより、第1電 荷蓄積層の側面と対向する位置に、第2中間絶縁膜およ び第2トンネル絶縁膜を介して、導電層を形成して、第 2電荷蓄積層を形成することができる。

) 【0021】上記の本発明の半導体不揮発性記憶装置の 製造方法は、好適には、前記第2電荷蓄積層を形成する 工程においては、前記第1電荷蓄積層と前記コントロー ルゲートの積層体の外周部であって、前記第1電荷蓄積 層と前記コントロールゲートの側面と対向する位置にお いて、前記半導体基板上に第2電荷蓄積層を形成する。 これにより、第1電荷蓄積層の外周部から電荷が抜け出 ることを抑制するように、第2電荷蓄積層を形成するこ とができる。

[0022]

【発明の実施の形態】以下に、本発明の半導体不振発性

(15) 000-195974 (P2000-195974A)

7

記憶装置およびその製造方法の実施の形態について、図面を参照して下記に説明する。

【0023】本実施形態のフローティングゲート型の半 導体不振発性記憶装置のメモリセル平面図を図1 (a) に示す。例えばLOCOS膜などの発子分離絶縁膜Iで 分離されたシリコン半導体基板の活性領域において、第 1 電荷菩薩僧として例えば絶縁膜に被覆されたフローテ ィングゲートFG(30a)が形成されており、その上 層にコントロールゲートCG(31a)が積層して形成 されている。また、コントロールゲートCG(31a) の両側の活性領域における蓋板中にはソース拡散層S (11)およびドレイン拡散層D(12)が形成されて いる。フローティングゲートFG(30a)と、コント ロールゲートCG(31a)の積層体の外周部に、第2 電荷器積層として絶縁膜に被覆された導電膜からなるフ ローティングサイドウォールFS(32a)が形成され ている。また、コンタクトC1を介して、コントロール ゲートCG(32a)に接続するワード線WL(33) が形成されている。また、コンタクトC2を介して、ド レイン拡散層D(12)に接続するビット線BL(3 5)が形成されている。

【0024】上記の図1(a)の平面図のA-A'にお ける断面図を図1(b)に示す。例えばLOCOS法な どにより形成した衆子分離絶縁膜(不図示)により分離 された半導体基板10の活性領域上に、例えば薄膜の酸 化シリコンからなる第1トンネル絶縁膜20が形成され ており、その上層に例えばボリシリコンからなるフロー ティングゲート30aが形成されており、さらにその上 層に例えばONO膜(酸化膜ー気化膜ー酸化膜の積層絶 緑膜)からなる第1中間絶縁膜21が形成されている。 さらに第1中間絶縁膜21の上層に、例えばポリシリコ ンからなるコントロールゲート31aが形成されてい る。また、コントロールゲート31aの両側部の半導体 基板10中にはソース拡散層11およびドレイン拡散層 12が形成されている。以上で、コントロールゲート3 1 aと半導体基板10中のチャネル形成領域との間に、 絶縁膜に被覆されたフローティングゲート30aを有す る電界効果トランジスタを構成する。

【0025】また、フローティングゲート30aとコントロールゲート31aの積層体の側壁面上には、例えば 40酸化シリコンからなる第2中間絶縁膜22aが形成されており、また、フローティングゲート30aとコントロールゲート31aの積層体の関部における半導体基板10上には例えば薄膜の酸化シリコンからなる第2トンネル絶縁膜23が形成されている。第2中間絶縁膜22aおよび第2トンネル絶縁膜23を介して、フローティングゲート30aとコントロールゲート31aの積層体の関面と対向する位置に、ポリシリコンなどの導電層からなるフローティングサイドウォール32aが形成されている。

【0026】上記のトランジスタを被覆して、例えば酸化シリコンからなる第1層間絶縁膜24が形成されており、コンタクトC1を介してコントロールゲート31aにワード線33が接続して形成されている。一方、コンタクトC2を介してビットコンタクトプラグ34がドレイン拡散層12に接続して形成されており、その上層を被覆する第2層間絶縁膜25にビットコンタクトプラグ34を露出させるコンタクトC2'が開口され、ビット線35がビットコンタクトプラグ34に接続して形成さ

10 れている、

【0027】上記の構造を有するフローティングゲート型の半導体不揮発性記憶装置において、第1電荷蓄積層としてのフローティングゲート30aは、膜中に電荷を保持する機能を持ち、第1トンネル絶縁膜20、第1中間絶縁膜21、および第2中間絶縁膜22aなどの総縁膜は電荷をフローティングゲート30a中に閉じ込める役割を持つ。さらに、第2電荷蓄積層としてのフローティングサイドウォール32aも、膜中に電荷を保持する機能を持ち、第2トンネル絶縁膜23、第2中間絶縁膜22aなどの絶縁膜は電荷をフローティングサイドウォール32a中に閉じ込める役割を持つ。

【0028】上記の構造の半導体不揮発性記憶装置にお いて、例えば図2(a)に示すように、コントロールゲ ート31aに正のパイアスを印加し、ソース拡散層11 および半導体基板10に負のバイアスを印加することに より、コントロールゲート31aとフローティングゲー ト30a間の容量とフローティングゲート30aと半導 体基板10間の容量の比で決定される電界によりファウ ラー・ノルドハイム型トンネル電流が生じ、第1トンネ 30 ル絶縁膜20を通して、半導体基板10からフローティ ングゲート30aへ電荷が注入される。さらに、コント ロールゲート31aとフローティングサイドウォール3 2aの対向する部分間の容量とフローティングサイドウ ォール32aと半導体基板10(ソース拡散層11)間 の容量の比で決定される電界によりファウラー・ノルド ハイム型トンネル電流が生じ、第2トンネル絶縁膜23 を通して、半導体基板10(ソース拡散層11)からフ ローティングサイドウォール32aへ電荷が注入され ٥.

40 【0029】また、例えば図2(b)に示すように、コントロールゲート31 aに負のバイアスを印加し、ドレイン拡散層12に正のバイアスを印加することにより、上記と同様に、コントロールゲート31 aとフローティングゲート30 a l と半導体基板10間の容量の比で決定される電界によりファウラー・ノルドハイム型トンネル電流が生じ、第1トンネル絶縁膜20を通して、フローティングゲート30 a からドレイン拡散層12へ電荷が放出される。さらに、コントロールゲート31 a l とフローティングサイ50 ドウォール32 a の対向する部分間の容量とフローティ

(i6) 000-195974 (P2000-195974A)

10

q

ングサイドウォール32aとドレイン拡散層12間の容 量の比で決定される電界によりファウラー・ノルドハイ ム型トンネル電流が生じ、第2トンネル絶縁膜23を通 して、フローティングサイドウォール32aからドレイ ン拡散周12へ電荷が放出される。

【0030】上記のようにして、フローティングゲート 30 a中に電荷が蓄積されると、智積電荷による電界が 発生するため、トランジスタの閾値電圧が変化する。こ の変化によりデータの記憶が可能となる。例えば、フロ ーティングゲート30a中に電子を蓄積することでデー 10 タの消去を行い、また、フローティングゲート30a中 に蓄積した電子を放出することでデータを書き込みする ことができる.

【0031】また、図2(c)に示すように、フローテ ィングゲート30a中に電荷が蓄積されるときにフロー ティングサイドウォール32a中にも電荷を蓄積するこ とにより、フローティングゲート30a中の窓荷とフロ ーティングサイドウォール32a中の電荷がクーロンカ により反発しあうので、フローティングゲート30a中 において電荷はよりフローティングサイドウォール32 20 aから選い側である内部へと移動してくる。このため、 電荷に熱エネルギーを与えても電荷の拡散が抑えられ、 フローティングゲート30a中に電荷を保持する能力を 高めることができる。

【0032】上記の本実施形態のフローティングゲート 型の半導体不揮発性記憶装置の製造方法について、図面 を参照して以下に説明する。まず、図3(a)に示すよ うに、シリコン半導体基板10に、LOCOS法などに より図示しない素子分離絶縁膜を形成し、素子分離絶縁 膜により分離された半導体基板10のチャネル形成領域 30 となる活性領域に導電性不純物のイオン注入によりチャ ネル形成領域の関値調整などを行った後、例えば熱酸化 法により半導体基板10表面に第1トンネル絶縁膜20 を形成する。

【0033】次に、図3 (b) に示すように、例えばC VD (Chemical Vapor Deposition) 法によりポリシリ コンを堆積させ、フローティングゲート用層30を形成 し、その上層に例えばONO膜(酸化膜-壁化膜-酸化 膜の積層絶縁膜)を積層させて第1中間絶縁膜21を形 成し、さらにその上層にポリシリコンを堆積させ、コン 40 トロールゲート用磨31を形成する。

【0034】次に、図3(c)に示すように、コントロ ールゲート用層31の上層にフォトリソグラフィー工程 によりコントロールゲートパターンのレジスト膜(不図 示)を形成し、RIE (Reactive Ion Etching;反応性 イオンエッチング) などのエッチングをコントロールゲ ート用層31、第1中間絶縁膜21、およびフローティ ングゲート用層30に対して順に施し、スタックゲート 型のコントロールゲート31a、第1中間絶縁膜21

形成する。

【0035】次に、図4 (d) に示すように、コントロ ールゲート31aをマスクとして、砒素、リンなどn型 不純物(nチャネルトランジスタの場合)、あるいは、 ホウ素などのp型不純物(pチャネルトランジスタの場 合)である導電性不純物Dpをイオン注入し、コントロ ールゲートの両側部の半導体基板10中にソース拡散層 11およびドレイン拡散層12を形成する。

【0036】次に、図4(e)に示すように、例えばC VD法により酸化シリコンを全面に堆積させ、第2中間 絶縁膜22を形成する。

【0037】次に、図4(1)に示すように、例えばR IEなどのエッチングにより第2中間絶縁膜22のエッ チバックを行い、コントロールゲート31aとフローテ ィングゲート30aの積層体の側壁面上の第2中間絶縁 膜22aを残して他の部分を除去するように加工する。 【0038】次に、図5(g)に示すように、例えば熱 酸化法によりコントロールゲート31aとフローティン グゲート30aの積層体の側部における半導体基板10 (ソース・ドレイン拡散層)表面に第2トンネル絶縁膜 23を形成する。

【0039】次に、図5(n)に示すように、例えばC VD法によりポリシリコンを堆積させ、フローティング サイドウォール用層32を形成する。

【0040】次に、図5(1)に示すように、例えばR I Eなどのエッチングによりフローティングサイドウォ ール用層32のエッチバックを行い、コントロールゲー ト31aとフローティングゲート30aの積層体の側面 と対向する位置のフローティングサイドウォール32a を残して他の部分を除去するように加工する、以降の工 程としては、例えば上記のトランジスタを被覆して全面 に酸化シリコンなどの層間絶縁膜を形成し、コントロー ルゲートに接続するワード様やドレイン拡散層に接続す るビット線などの上層配線をアルミニウムなどの導電性 材料により形成して、図1に示す半導体不揮発性記憶装 煙に至る。

【0041】上記の本実施形態のフローティングゲート 型の半導体不揮発性配便装置の製造方法によれば、コン トロールゲート31aと第1電荷蓄積層であるフローテ ィングゲート30aの積層体の側面対向する位置に、フ ローティングゲート30aと絶縁して、半導体基板上に 第2驱荷蓄積層であるフローティングサイドウォール3 2aを形成することから、フローティングゲート30a 中とフローティングサイドウォール32a中に同時に電 荷(電子)を保持するとき、フローティングゲート30 a中の電荷とフローティングサイドウォール32a中の 電荷がクーロン力により反発しあうので、フローティン グゲート30a中において電荷はよりフローティングサ イドウォール32aから透い例である内部へと移動して a、およびフローティングゲート30aを自己整合的に 50 くる。このため、電荷に熱エネルギーを与えても電荷の ('7') 000-195974 (P2000-195974A)

拡散が抑えられ、フローティングゲート30a中に電荷を保持する能力を高めることができる。

[0042]本発明の半導体不揮発性記憶装置およびその製造方法は、上記の実施の形態に限定されない。例えば、コントロールゲートはポリシリコンの1層構成としているが、ポリサイドなどの2層以上の構成としてもよい。フローティングゲートやフローティングサイドウォールも多層構成とすることができる。ソース・ドレイン拡散層は、LDD構造などの種々の構造を採用することができる。半導体記憶装置としてはNOR型、NAND 10型、どちらでもよく、電荷の電荷蓄積層への注入は、データの書き込み、消去のどちらに相当する場合でも構わない。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

[0043]

【発明の効果】本発明の半導体不揮発性記憶装置によれば、フローティングゲートなどのデータを記憶する電荷 蓄積層中に電荷を保持する能力を高められた半導体不揮 発性記憶装置を提供することができる。

【0044】本発明の半導体不揮発性記憶装置の製造方 20 法によれば、上記の本発明の半導体不揮発性記憶装置を容易に製造することができ、フローディングゲートなどのデータを記憶する医荷蓄税属中に電荷を保持する能力を高められた半導体不揮発性記憶装置を製造することができる。

【図面の簡単な説明】

【図1】図1(a)は本発明に係る半導体不揮発性記憶 装置の平面図であり、図1(b)は図1(a)中のA-A'における筋面図である。

【図2】図2(a)は本発明に係る半導体不揮発性記憶 30 装置におけるフローティングゲートへの電荷の注入方法 を説明する断面図であり、図2(b)はフローティング ゲートからの電荷の放出方法を説明する断面図であり、

図2(c)はフローティングサイドウォールの作用を説明する要部拡大断面図である.

【図3】図3は本発明に係る半導体不揮発性記憶装置の 製造方法の製造工程を示す断面図であり、(a)は第1 トンネル絶縁膜の形成工程まで、(b)はコントロール ゲート用層の形成工程まで、(c)はコントロールゲー トパターンの加工工程までを示す。

【図4】図4は図3の続きの工程を示す断面図であり、(d)はソース・ドレイン拡散層の形成工程まで、

(e)は第2中間絶縁膜の形成工程まで、(f)は第2中間絶縁膜の加工工程までを示す。


【図5】図5は図4の続きの工程を示す筋面図であり、 (g)は第2トンネル絶縁膜の形成工程まで、(h)は フローティングサイドウォール用層の形成工程まで、 (i)はフローティングサイドウォールの加工工程まで を示す。

【図6】図6は実施例にかかる半導体不揮発性記憶装置 の断面図である。


【符号の説明】

10…半導体基板、11…ソース拡散層、12…ドレイン拡散層、20…第1トンネル絶縁膜、21…第1中間絶縁膜、22…第2トンネル絶縁膜、23…第2トンネル絶縁膜、24,25…層面絶縁膜、30…フローティングゲート用層、30a…フローティングゲート、31…コントロールゲート用層、31a…コントロールゲート、32…フローティングサイドウォール用層、32…フローティングサイドウォール、33…ワード線、34…ビットコンタクトプラグ、35…ビット線、CG…コントロールゲート、FG…フローティングゲート、FS…フローティングサイドウォール、S…ソース拡散層、D…ドレイン拡散層、I…素子分離絶縁膜、BL…ビット線、C1,C2…コンタクト、Dp…導電性不純物。


[图6]




(18) 000-195974 (P2000-195974A)



(i9) 000-195974 (P2000-195974A)



(i10))000-195974 (P2000-195974A)



フロントページの統含

F ターム(参考) 5F001 AA25 AA34 AA43 AB08 AC02 AD12 AD62 AF06 5F083 EP09 EP23 EP55 ER03 ER05 ER06 ER09 ER14 ER15 ER19 ER30 GA21 GA30 JA02 JA04 JA32 KA01 KA05 MA01 MA19 MA20 NA02

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| BLACK BORDERS
| IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
| FADED TEXT OR DRAWING
| BLURRED OR ILLEGIBLE TEXT OR DRAWING
| SKEWED/SLANTED IMAGES
| COLOR OR BLACK AND WHITE PHOTOGRAPHS
| GRAY SCALE DOCUMENTS
| LINES OR MARKS ON ORIGINAL DOCUMENT
| REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.